PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-038866

(43) Date of publication of application: 10.02.1992

(51)Int.CI.

H01L 27/10

(21)Application number: 02-145621

(71)Applicant : OLYMPUS OPTICAL CO LTD

(22)Date of filing:

04.06.1990

(72)Inventor: ADACHI HIDEO


OMURA MASAYOSHI YOSHIMORI HIROYUKI


(54) MEMORY DEVICE AND ITS RECORDING/REPRODUCING METHOD

(57) Abstract:

PURPOSE: To increase exceedingly its capacity by installing a ferroelectric conductor layer where stress laminated on one side of a piezoelectric body layer is transmitted, a write in electrode which turns the ferroelectric conductor layer into a partial electrode condition, and a read out electrode which generates stress to such an extent which does not destroy the partial electrode condition.

CONSTITUTION: Stripe—shaped electrodes 21 and 22 are laid out on both sides of a piezoelectric body film 20 having a piezoelectric characteristic. A ferroelectric conductor film 23 is laid out on both sides on one side of the piezoelectric body film 20 by way of an insulation film 24. On the both sides of the ferroelectric body film 23 there are laid out stripe—shaped electrodes 25 and 26 which cross each other between both ends. Moreover, the respective stripe—shaped electrodes 21, 22, 25, and 26 are laid out so that the intersection where the stripe—shaped electrode 21 formed on one side of the piezoelectric body film 20 crosses the electrode formed on the other side may respond to the intersection between the electrodes 25 and 26 on the ferroelectric film 23 on a one to one basis. A piezoelectric cell is formed in a section where the electrodes 21 and 22 on each side of the piezoelectric film 20 intersect each other





while a memory cell is formed on a section where the electrodes 25 and 26 on each side of the ferroelectric body film 23 intersect each other.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩ 日本国特許庁(JP)

⑪特許出願公開

[®] 公 開 特 許 公 報 (A) 平4-38866

®Int. Cl. ⁵

識別記号

庁内整理番号

③公開 平成 4年(1992) 2月10日

H 01 L 27/10

431

8831-4M

審査請求 未請求 請求項の数 5 (全12頁)

②発明の名称 メモリ装置およびその記録・再生方法

②特 願 平2-145621

②出 願 平2(1990)6月4日

株式会社内

⑩発 明 者 大 村 正 由 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

⑩発 明 者 由 森 博 之 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

⑩出 願 人 オリンパス光学工業株 東京都渋谷区幡ケ谷2丁目43番2号

式会社

個代 理 人 弁理士 坪 井 淳 外2名

明 細 書

1. 発明の名称

メモリ装置およびその記録・再生方法

- 2. 特許請求の範囲
- (1) 印加電圧に応じた圧電特性を示す圧電体層と、この圧電体層の一方の面に積層され、圧電体層の逆圧電効果によって発生した応力が伝達する決策電体層と、この強誘電体層を記憶すべき情報で対向配置され前記強誘電体層を記憶するための電界を発生させる手込み電機とは、前記圧電体層を被壊しない程度の応力を発生させる大きさの電界を発生させる大きさい電影とするメモリ鉄置。
- (2) 前記圧電体層と前記強誘電体層との間に配置される前記書込み電極および前記読出し電極の各電極片を共通電極片としたことを特徴とする請求項1記載のメモリ装置。
- (3) 前記書込み電極および読出し電極は前記圧電

- (4) 前記メモリセルを複数層積層したことを特徴とする請求項3記載のメモリ装置。
- (5) 請求項1記載のメモリ装置の記録・再生方法において、

前記強誘電体層に対して前記書込み電極から正又は負のパルス状の電圧を印加して前記強誘電体層を正又は負のいずれかの状態に分極し、この残留分極を強誘電体層に不揮発的に記憶し、前記圧電体層に前記読出し電極からパルス状の電圧を印

加し、この電圧印加による逆圧電効果によって発 生する応力を前記強誘電体層に及ぼして、前記強 誘電体層の残留分極の極性を統出すことを特徴と するメモリ装置の記録・再生方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、強誘電体を記録媒体に用いたメモリ 装置およびその記録・再生方法に関する。

[従来の技術]

従来より、ヒステリシス特性を有する強誘電体 を記憶媒体として用い、この強誘電体の上下に電 極を配置したメモリセルを2次元状に配置し、各 メモリセルをマトリクス配線してXYアドレス方 式で記録・再生可能にしたメモリ装置が知られて いる。

第13図にこの種の強誘電体メモリのメモリセ ルの素子断面構成を示す。この強誘電体メモリは、 p型シリコン基板1上の互いに離間した位置にn 層2,3が形成され、この2つのn磨2,3上に 酸化胰4が形成されている。さらにこの酸化胰4

この様に構成されたメモリにおいて、正の電圧 をゲート電極6に印加すると、強誘電体層5は第 13図(b)に示すように分極し、負の電圧をゲ

上に強誘電体層5,ゲート電極6が積層されてい

ート電極6に印加すると、第13図 (c) に示す ように分極する。この分極状態は電圧印加を止め ると、印加電圧に応じて2つの状態の残留分極を 示す。すなわち、不揮発性メモリとして機能する。

この様な残留分極を示している強誘電体5にゲ ート電極6から正又は負の電圧を印加することに より、分極状態の差はソース、ドレイン間(2. 3) の抵抗を変える為、その抵抗値の大小を検出 することによって、゜0゜か゜1゜の情報を読出 す事ができる。

また、記憶媒体として強誘電体を用い、この強 誘電体に記憶された情報を非破壊的に読出すため に超音波を用いたメモリ装置が、例えば特開昭49 - 7 9 7 3 8 号 公 報 に 記 載 さ れ て お り 、 そ の 構 成 を 第 1 4 図 (a) ~ (c) に示す。おな、同図 (a)

は上面図、同図 (b) は断面図、同図 (c) は下 面図である。

このメモリ装置は、強誘電体層11の上面に書 込み電極12がマトリクス状に形成され、この書 込み電極12の各列ごとに各列の書込み電極12 を囲むようにして励起電極13が形成されている。 また、強誘電体層11の下面には、励起電極13 と直交する方向でかつ書込み電極12に対向した 位置に2本の平行電艦14、15からなる放電ラ インが形成されている。放電ライン間には素子の 緑部で互いに接続される遮蔽電極16が形成され ている。そして、励起電極13,これと対向配置 された遮蔽電極16およびこの電極間に位置する 強誘電体とから圧電トランスデューサのメモリセ ルが形成される。また、このメモリセルに隣接す る書込み電極12,これに対向配置される電極 14、15およびその間に位置する強誘電体とか ら電極14.15を出力端子とする圧電トランス デューサが形成されている。

このメモリ装置は、メモリセルと統出し用の圧

電トランスデューサとが同一面内に形成され、圧 電トランスデューサによって平面方向に伝播され た応力が隣接するメモリセルに与えられ、メモリ セルの記憶情報に応じた電荷が発生して出力電圧 が変化し、この変化が圧電トランスデューサの出 力側で検出される。

[発明が解決しようとする課題]

しかしながら、上述した第13図に示す各メモ り装置は、ゲート電極6に読出し電圧を印加して 残留分極を完全に反転させてしまうので、必然的 に破壊銃出しとなってしまう。

また、第14図に示すメモリ装置では、メモリ セルと読出し部とが同一面内に形成されるので、 複数のメモリセルを集積するのに限界があり、大 容量化するためには大きな面積を必要とした。し かも、超音波を平面方向へ伝播させているので、 強誘電体層を複数積層して大容量化を図る場合で も各層毎にメモリセルと読出し部を設けなければ ならず、集積化する上で障害となっていた。

本発明は以上のような実情に鑑みて成されたも

ので、メモリセルに記憶された情報を非破壊的に 読出すことができ、しかも回路構成を簡素化でき て3次元化によるメモリの大容量化を図ることが できるメモリ装置およびその記録・再生方法を提 供することを目的とする。

〔課題を解決するための手段〕

また、この様に構成されるメモリ装置の記録・再生方法として、強誘電体層に対して前記書込み

電極から正又は負のパルス状の電圧を印加して前記強誘電体層を正又は負のいずれかの状態に分極し、この残留分極を強誘電体層に記憶し、前記圧電体層に前記読出し電極からパルス状の電圧を印加し、この電圧印加による逆圧電効果によって発生する応力を前記強誘電体層に及ぼして、前記強誘電体層の残留分極の極性を読出すようにした。

(作用)

本発明によるメモリ装置によれば、圧電体層に統出し用の電圧が印加されると、それによって発生した応力が強誘電体層に与えられ、強誘電体層の残留分極の極性が記憶情報として統出される。よって、非破壊統出しが可能となる。また、圧電体層と強誘電体層とが積層される事から、平面積が縮小され、積層数を増やすことにより、総メモリセル数に対する平面積はより縮小され、大容量化が容易になる。

(実施例)

以下、本発明に係るメモリ装置の実施例について説明する。

第1図は第1実施例の機略的な素子構造を示す 図である。このメモリ装置は、圧電特性を有する 圧電体膜20の両面にその両面間で互いに直交す るストライブ状の電極21、22が配置されてい る。この圧電体膜20の一方の面には強誘電体膜 23が絶録体膜24を介して対向配置されている。 強誘電体膜23の両面にはその両面間で互いに直 交するストライプ状の電極25,26が配置され ている。なお、ストライプ状の電極21と電極 25とは互いに平行で、電極22と電極26も互 いに平行となるように配置される。しかも、圧電 体膜20の一方の面に形成されたストライプ状の 電極21と他方の面に形成された電極22とが交 差する交点と、強誘電体膜23側の電極25. 26間のの交点とは1対1で対応するように各ス トライプ状の電極21,22,25,26が配置 されているものとする。圧電体膜20の各面の電 極21と22とが交差する部分に圧電セルが形成 され、強誘電体膜23の各面の電極25と26と が交差する部分にメモリセルが形成される。この

様な積層体が絶録膜27を介してシリコン基板 28上に形成されている。この基板28には、デコーダ等からなる周辺回路29がモノリシックに 作込まれている。

なお、第2図は一対の圧電セルとメモリセルを 抜き出して示す素子断面図である。シリコン基板 28の下面に形成された層30は第1図には不図 示の音波吸収層である。

周辺回路29の具体的な構成を第3図~第5図に示す。

マトリクス状に配列された各メモリセルは第3 図に示すように配線される。この回路は、選択されたメモリセルC」とその周辺のメモリセルCエと Cyとの間に印加電圧 Eaが 印加され、Cy、Cxyの間に分圧抵抗 r 1 で Eaが 2 / 3 に分圧された電圧が印加され、さらに CxとCxyの間に分圧抵抗 r 1 , r 2 で Eaが 1 / 3 に分圧された電圧が印加されるように 構成されている。よって、選択されたメモリセル C」には所定電圧 E a が印加され、その他の周辺のメモリセルには(1 / 3) E a の電圧が印加される。すなわち、第6 図に示すような印加状態となり、周辺のメモリセルへのクロストークが防止される。

る。次に同様の手法により、絶縁体膜24としてTa2Os、Si,N4又はBaTiOs、P2Tを形成する。さらに、この絶録膜24上にPt,金等のいずれかからなるストライブ状の下部電極22を付与し、さらにP2T、PT等からなる圧電体膜20を同様の手法で形成した後、ストライブ状の上部電極21を形成する。さらに、圧電体膜20の上面とシリコン基板28の背面及び圧電体膜20、強誘電体膜23の緑部を覆う様にタングステン散粒子を均一に分散したシリコン樹脂をコートする。

以上の工程により、第1図に示すメモリ装置が得られる。

ここで、強誘電体を用いたメモリセルとこのメ モリセルに与えられる応力 (本実施例の場合は超 音波)との関係について説明する。

代表的な強誘電体であるPZTセラミックスは、 抗電界Ec以上の電界を印加することによって分極し、この分極状態は電圧の印加を止めた後でも 保持される。強誘電体が兼持している圧電性の大 第5図は第3図に示す回路と第4図に示す回路とを組合わせてメモリセルおよび圧電セルのドライバ回路を構成した例である。なお、各セルを選択し駆動する具体的な動作については特願昭 53-32163号に詳細に記載されているのでここでは省略する。

きさは残留分極Prの大きさと関係している。この残留分極Prは、強誘電体に与えられる動作電圧や入力エネルギーを小さくすれば、分極状態は破壊されない。

一例として両側に電極が形成された厚さ 0.2 mmの P Z T セラミックスを考える。 P Z T の材質にもよるが、 8 0 0 V 程度の分極電圧をかけて分極させた後、 1 0 0 V 程度の交流電圧を印加すると、交流電圧である為、分極を越極する方向の電圧も印加されることになるが実際には越極することはない。 したがって、分極電圧よりも小さな電圧で駆動すれば、分極状態が反転したり破壊したりすることはない。

以上電圧を印加した場合を説明したが、応力が加わった時も同様に考えられる。すなわち、第10図に示す様な強誘電体(圧電性を有する)に、第11図に示すヒステリシス特性における電圧Veよりも大きな電圧Vを印加することにより、 残留分極Prを発生させる。この様に分極された 強誘電体に応力Tが加わり厚さがムt変化すると、 これによって発生する電圧 Vout は

V out - d 3, · T / ε

なる式で得られる。応力を印加した瞬間残留分極 Prはいくらか変化するが応力Tを取り除くと再び元の状態Prに戻る。この時、印加する応力の 極性(T>0、T<0)と分極Prの極性と発生 電圧Vout の極性との間には以下の様な関係がある。

分極	応力	発 生 電 圧
P r > 0	圧カ	Vout < 0
	引張力	Vout > 0
P r < 0	圧力	Vout > 0
	引張力	Vout < 0

この関係から同じ応力を印加した時の発生電圧を見れば分極Prの極性を判別することができる。実際には交流的な応力例えば音響振動や電圧音波振動を印加し、発生した交流電圧の位相が超音波振動の位相と合っているか、逆位相になっているかで分極Prの極性を判別する。

以上説明したような応力と発生電圧と分極極性

の様子を第12図(a)~(c)に示す。強誘電体が正の残留分極Prとなっている場合は、力を印加したときの発生電圧は正の極性となる。また、負の残留分極-Prの場合は、発生電圧は良の種性となる。なお、同図に示す強誘電体メモリは一層であるが2層以上の場合も同様である。次元にマトリックス化された高密度メモリロストリックス化された高密度メモリロストリックスの時は、クロストリックスの時は、クロストリロストリックスの時は、クロストリロストリックスの時は、クロストリックスを抑える為にでなるだけポテンとは、例えばPbTiO,を用いることが望ましい。

この様な本実施例において、所定のメモリセルにデータを書込む場合は、ホストコンピュータ46から書込み指令がアドレスと共に送られるメモリセルが選択される。強誘電体アドレスデコーダ42により書込まれる。 グ42にて選択されたメモリセルには高込み電圧Eaが印加される。 印加回路44から書込み電圧Eaが印加される。 このとき、その周辺のメモリセルには、第3図に

示す回路によって、(1/3) Eaの電荷しか印加されない。その結果、周辺のメモリセルの記憶状態を破壊することなく選択したメモリセルに情報が書込まれる。

次に、所定のメモリセルからデータを統出す場合は、ホストコンピュータ46から統出し指令がアドレスだと共に圧電体アドレスデコーダ41へ送られ、そのアドレスにある圧電セルに統出し電圧印加に伴って、圧電セルから選択されたメモリセルに向けて超音波が伝播される。このな用の変に化が、に選択されたメモリセルに発生する電圧の変にないた出回路45で検出され、この検出信号がホストロンピュータ46へ送られ、そこでデータが続取られる。

この様な本実施例によれば、強誘電体膜23に圧電体膜20を積層し、この圧電体膜20から強誘電体膜23の各メモリセルに超音波(応力)を与えて、各メモリセルに蓄積された情報の違いにより生じる電圧の違いを検出するようにしたので、

非破壊で各メモリセルの情報を統出すことができる。しかも、各メモリセルへの書込み電圧の印加は第3図に示す回路を用いて行われるので、クロストークにより周辺メモリセルの記憶状態が破壊されるのを確実に防止することができる。

また、本実施例は強誘電体膜23に圧電体膜20を積層したものであるので、第14図に示すようなメモリ部と統出し部とを同一面内に形成するメモリ装置に比べて高密度にメモリセルを作込むことができ、大容量化を図ることができる。

次に、本発明の第2実施例について説明する。 第7図は第2実施例となるメモリ装置の振い時 な素子構造を示す図である。なお、第1図に示号 第1実施例と同一機能となる部分には同一符号を 付して説明する。このメモリ装置は、第1図に示 す絶縁度24が取り除かれ、圧電体膜20の下部 電極22と強誘電体膜23の上部電極25とを共 通中間電極31とした構成となっている。

このメモリ装置を製造する場合は、シリコン基板28上に第5図の如き周辺回路をモノリシック

に形成する。そして、シリコン基板28上に形成 されたSiO。等の絶疑層27を介してスパッタ リング等の手段でPt、金のいずれかからなるス トライプ状の電極26を形成する。次に強誘電体 膜23としてP2TやPT等をソルーゲル法又は スパッタリング等で形成する。好ましくはポアソ ン比の小さいPTが良い。この強誘電体膜23を 酸素雰囲気中、600℃近辺でアニールしてペロ プスカイト単相結晶とした後、ストライプ状の共 通中間電極31を下部電極26と直交する様に形 成する。この共通中間電極31と電極26とが強 誘電体アドレスデコーダに接続される。この共通 中間電極31上に圧電体膜20としてP2T。 PT等をゾルーゲル法、スパッタリング等の手段 で形成する。好ましくは圧電性の大きなP2Tを 用いる。ここで、強誘電体膜材料と圧電体膜材料 の組合わせは前者がPT等の高抗電界タイプ、後 者がPZT等の低抗電界タイプが好ましい。

次に、圧電体膜20の上にストライブ状の電極 21を同様の方法で付与する。このストライブ状 の電極21は圧電セル励起用の圧電体アドレスデコーダに接続する。なお、圧電体アドレスデコーダと強誘電体アドレスデコーダと第1~第3のアドレスデコーダからなり、第1のアドレスデコーダは下部電極26に接続され、第3のアドレスデコーダは上部電極21に接続される。

以上の様にして第7図に示すメモリ装置が製造される。

第8図は本実施例に係るメモリ装置の一対の圧 電セルとメモリセルとを抜出して示す素子断面図 である。

次に、本実施例の動作について説明する。

先ず、全てのメモリセルおよび全ての圧電体セルを"1"の状態にイニシャライズする。尚、全ての圧電セルが同一の分極状態にあれば必ずしも"1"の状態、即ちーPrの状態でなくても良い。このイニシャライズは強誘電体膜23の上部電極と圧電体膜20の下部電極が共通(共通中間電極31)なので、第2のアドレスデコーダを通して

一挙に"1"の状態にできる。

次に以下の機な書き込みを行う。 所定のメモリセルを第1、 第2のアドレスデコーダ (強誘電体アドレスデコーダ) を通して選択する。

"1"→"0"の書込みを行う場合はイニシャライズに要した電圧・Vmtと逆極性の+Vmt電圧を印加する。この時、圧電セルにVmtと逆極性の電圧がかからない様にするために、共通中間電極31と同電位の電圧を対応した圧電セルに第3のアドレスデコーダを通して印加する。第3のアドレスデコーダは常に第1のアドレスデコータで選択したアドレスと同じアドレスの電極ラインを選択する様になっている。

以上の様にして圧電セルの分極状態を変化させずに特定のメモリセルに書き込みが出来たことになる。

次に読出し動作について説明する。

圧電セルの分極状態を破壊しない様な印加電圧を圧電セルへ印加する。例えば印加電圧がV、圧電定数がdョッ、ヤング率がY、圧電セルの表面積

をS、厚さをdとすると応力Fは

 $F = (S / d) d_{33} Y \cdot V$

で表わされる。この応力Fは電圧Vがパルス状の場合は、振動という形で対応するメモリセルはこの振動を受けて歪み、圧電効果によって電極表面に電荷を発生する。この電荷の発生は強誘電体の誘電率がEの時、V=d/EFで表され、その極性で又入力インピーダンスの低い回路でこの電荷を検出する場合は電流の極性でメモリ状態の読み出しができる。

この様な第2実施例によっても上記第)実施例と同様に非破壊統出しが可能となる。

次に、本発明の第3実施例について説明する。第9図は第3実施例を示す図である。本実施例は、基板50上に圧電体膜51が1層だけ形成され、この上に絶縁膜52と強誘電体膜51および交互に複数積層されている。圧電体膜51および各徴がした。ないではないでは、各膜の両面には電体とこの強誘電体を挟む電極とからなるメモリセルが積層

方向に複数個形成され、この複数個のメモリセルに応力を与える圧電セルが一つ形成された構成となっている。この様な、積層された複数個のメモリセルと一つの圧電セルが2次元状に配列され、各アドレスが前記実施例と同様にストライブ電極によって選択されるようになっている。

このような第3実施例によれば、圧電体膜51による応力波(超音波)は強誘電体膜51の積層方向に伝播し、各層の同じ番地のメモリセルに作用する。この同一番地のメモリセルを各層に接続されているアドレスデコーダで選出し、そのセルからの出力をセンスアンプに入力し、その出力極性を検出回路によって検出する。この検出されるを整備のメモリ情報が読出されることとなる。

尚、第2実施例では圧電体膜20に印加する電 圧をリファレンスとしているが、本実施例で圧電体膜51に印加した電圧をそのままリファレンスとすると、圧電体膜51から離れた層は応力波が到達する迄の時間に差が生じるため、タイミング 良く加算できない場合がある。

そこで本実施例では、各メモリセルが形成される各層に分極反転しないダミーセルを配置し、圧電体膜51のダミーセルによる応力波によって発生した各強誘電体膜53のダミーセルからの出力をリファレンスとして用いるように構成されている。

611の分極状態がダミーセル531の分極方向 と同方向の分極状態であれば、メモリセル611 の読出し波形は、ダミーセル531の読出し波形 とほぼ同じになる。従って、両出力の作動出力を 取ることにより、ダミーセルの分極方向を基準に したメモリセルの分極方向、すなわち記憶状態が わかる。さらに、一層上のメモリセル612とダ ミーセル532の関係においても同様である。各 層間にはストライブ電極間のショートを防ぐため に絶殺薄膜52か形成してある。これによって、 統出し用応力波は、層が上になるほど乱れた波形 になるが、その状況はダミーセルにおいても問様 であり、従って各層毎にダミーセルとメモリセル との差を検出する意味が出てくるのである。なお、 統出し用圧電セル60から励起される圧電応力波 は、各メモリセル層を伝播するにしたがって若干 変形するが、極性は変化しない。従って、常にダ ミーセルとの相関をとることにより、各層のメモ り状態を正確に、しかも非破壊で読出せることに なる。


〔発明の効果〕

以上詳記したように本発明によれば、メモリセルに記憶された情報を非破壊的に読出すことができ、しかも回路構成を簡素化できて3次元化による大容量化を図ることができるメモリ装置およびその記録・再生方法を提供できる。


4. 図面の簡単な説明


である。


20…圧電体験、21,22,25,26…ス 絶縁膜、 2 8 … シリコン基板、 2 9 … 関辺 回路、30…音波吸収層。




出願人代理人








第4 図




~20 27 28 30 第7 図


特開平4-38866(9)





第 5 図




第11図







第12 図



手統補正書

平成 2年11月 6日

特許庁長官

植松敏殿

事件の表示
特願平2-145621号

2. 発明の名称

メモリ装置およびその記録・再生方法

3. 補正をする者

事件との関係 特許出願人

(037) オリンパス光学工業株式会社

4. 代理人

東京都千代田区縦が関3丁目7番2号〒100電話 03(502)3181(大代表)

(6881) 弁理士 坪 井

足坪辨 护 护 連

5. 自発補正

6. 補正の対象

- モリ回路 4 を選択するように選択信号を受けるワ ード線5に接続してある。トランジスタ3のソー ス端子は、データ状態を強誘電体コンデンサ2に 伝送し、コンデンサ2からデータ状態を受けるビ ット線6に接続してある。ワード線5による信号 が高状態にあるときは、トランジスタ3はターン ・オン状態になることにより強誘電体コンデンサ 2を駆動線4及びピット線6の間に直列に接続す る。ワード線5によりトランジスタ3がターン・ オン状態になった後、駆動線4は0から正の電圧 状態になる。コンデンサ2が負の分極状態データ "1"を持つように前もってセットされていると きは、駆動線4の立ち上がる電圧はコンデンサ2 の前後に電界を加える。また、第13図(b)に 示すように、これはヒステリシス曲線に沿い点P (1) から上向きに右方にコンデンサ2の分極 P 3になるまで移行する移動である。 駆動線電圧が 降下すると、分極は上部曲線に沿って点 P (0) に戻る。

これをセンスアンプで検出することによって

- 7. 補正の内容
- (1) 特許請求の範囲を別紙の通り訂正する。
- (2) 明細 第3頁第16行目から第4頁第15行目に掛けて「第13図に……事ができる。」とあるを下記の通り訂正する。

. :2

「第13図に従来例によるメモリ・セル回路を例 示してある。

- 1°の状態を読み出すが、読出し後は点P(1)から点P(0)まで状態が変化しているのでは場が変化している。即ち、読出して、再書きとになる。即ち、読出しまっての事になっての事になっての事になったが発生する。は当時である。は、この事は、アリンスカーブである。は、この事は、アリンスカーブである。は、一度ないのもの分をは、一度なり、変労という問題からも好ましくない。」(3)明細書第6頁第9行目に「ゲート電極6に続
- 出し電圧を印加して」とあるを削除する。
- (4) 明細書第7頁第7行目から第8行目に掛けて 「印加電圧に応じた」とあるを削除する。
- (5) 明細書第26頁第18行目から第19行目にかけて「第13図は……断面図、」とあるを「第13図(a)はメモリセルの回路図、第13図
- (b) は同回路図の動作説明図、」に訂正する。
- (6) 図面の第13図を別紙の通り訂正する。

2. 特許請求の範囲

(1) 圧電特性を示す圧電体層と、この圧電体層の一方の面に積層され、圧電体層の逆圧電効果に対象を発生した。 で発生したの強誘電体層を接んで対向配置されが低いの強誘電体層を持んで対した分配でがある。 では、前記圧電体層を設め、で発生させるが低極を破壊しない程度のようを発生させる大きさい電子を発生させる大きさい電子を発生させる大きさい電子を発生させる大きさい電子を発生させる大きとを特徴とするメモリ装置。


(2) 前記圧電体層と前記強誘電体層との間に配置される前記書込み電極および前記読出し電極の各電極片を共通電極片としたことを特徴とする請求項 1 記載のメモリ装置。

(3) 前記書込み電極および読出し電極は前記圧電体層および前記強誘電体層のそれぞれの両面間で互いに直交するストライブ状の電極からなり、強誘電体層の一方の面に形成されたストライブ状の電極片と強誘電体層の他方の面に形成されたスト


ライブ状の電極片とが交差する部分をメモリセルとし、圧電体層の一方の面に形成されたストライブ状の電極片と圧電体層の他方の面に形成されたストライプ状の電極片とが交差する部分を圧電セルとし、 積層された一対のメモリセルと圧電セルがマトリクス状に配列されたことを特徴とする請求項1記載のメモリ装置。

- (4) 前記メモリセルを複数層積層したことを特徴 とする請求項3記載のメモリ装置。
- (5) 請求項1記載のメモリ装置の記録・再生方法において、

前記強誘電体層に対して前記書込み電極から正 又は負のパルス状の電圧を印加してが起こ、に を正又は負のいずれかの状態に分極し、この残 留分極を強誘電体層に不揮発的に記憶し、前記氏 電体層に前記読出し電極からパルス状の電圧を印 加し、この電圧印加による逆圧電効果による前記 生する応力を前記強誘電体層に及ばして、前記を 生するが必要のを 誘電体層の残留の極性を読出すことを特徴と するメモリ装置の記録・再生方法。



第13図@



第13図(1)